SPC5634MF2MLQ80 32-bits microcontrollers – MCU NXP 32-bits MCU, Power Arch-kern, 1,5 MB Flash, 80 MHz, -40/+125 graden Celsius, automotive-kwaliteit, QFP 144
♠ Productbeschrijving
| Productkenmerk | Attribuutwaarde |
| Fabrikant: | NXP |
| Product categorie: | 32-bits microcontrollers - MCU |
| RoHS: | Details |
| Serie: | MPC5634M |
| Montagestijl: | SMD/SMT |
| Pakket/Geval: | LQFP-144 |
| Kern: | e200z3 |
| Programma geheugengrootte: | 1,5MB |
| Gegevens RAM-grootte: | 94 KB |
| Breedte databus: | 32-bits |
| ADC-resolutie: | 2 x 8 bit/10 bit/12 bit |
| Maximale klokfrequentie: | 80 MHz |
| Aantal I/O's: | 80 I/O |
| Voedingsspanning - Min: | 1,14 V |
| Voedingsspanning - Max: | 1,32 V |
| Minimale bedrijfstemperatuur: | - 40 C |
| Maximale bedrijfstemperatuur: | + 150 C |
| Kwalificatie: | AEC-Q100 |
| verpakking: | Dienblad |
| Analoge voedingsspanning: | 5,25 V |
| Merk: | NXP Halfgeleiders |
| Gegevens RAM-type: | SRAM |
| I/O-spanning: | 5,25 V |
| Vochtgevoelig: | Ja |
| Product: | MCU |
| Product type: | 32-bits microcontrollers - MCU |
| Programma geheugentype: | Flash |
| Hoeveelheid fabriekspakket: | 60 |
| Subcategorie: | Microcontrollers - MCU |
| Waakhond-timers: | Waakhond-timer |
| Deel # Aliassen: | 935311091557 |
| Gewichtseenheid: | 1.319 gr |
♠ 32-bits microcontrollers - MCU
Deze 32-bits microcontrollers voor auto's zijn een familie van systeem-op-chip (SoC)-apparaten die alle functies van de MPC5500-familie en veel nieuwe functies bevatten, gekoppeld aan krachtige 90 nm CMOS-technologie om een aanzienlijke verlaging van de kosten per functie en aanzienlijke prestatieverbetering.De geavanceerde en kostenefficiënte hostprocessorkern van deze automotive-controllerfamilie is gebouwd op Power Architecture®-technologie.Deze familie bevat verbeteringen die de pasvorm van de architectuur in ingebedde toepassingen verbeteren, inclusief aanvullende instructie-ondersteuning voor digitale signaalverwerking (DSP), integreert technologieën, zoals een verbeterde tijdprocessoreenheid, verbeterde analoog-naar-digitaalomzetter in wachtrij, Controller Area Network en een verbeterd modulair input-outputsysteem - die belangrijk zijn voor de huidige lagere aandrijflijntoepassingen.Deze apparaatfamilie is een volledig compatibele uitbreiding op de MPC5500-familie van Freescale.Het apparaat heeft een geheugenhiërarchie op één niveau, bestaande uit maximaal 94 KB on-chip SRAM en maximaal 1,5 MB intern flashgeheugen.Het apparaat heeft ook een externe businterface (EBI) voor 'kalibratie'.Deze externe businterface is ontworpen om de meeste standaardgeheugens te ondersteunen die worden gebruikt met de MPC5xx- en MPC55xx-families.
• Operationele parameters
— Volledig statische werking, 0 MHz – 80 MHz (plus 2% frequentiemodulatie – 82 MHz)
— -40 ℃ tot 150 ℃ werkbereik van de junctietemperatuur
- Ontwerp met laag vermogen
– Minder dan 400 mW vermogensdissipatie (nominaal)
- Ontworpen voor dynamisch energiebeheer van kern- en randapparatuur
– Softwaregestuurde klokpoorten van randapparatuur
- Low power stop-modus, met alle klokken gestopt
- Vervaardigd in 90 nm-proces
— 1,2 V interne logica
— Enkele voeding met 5,0 V -10%/+5% (4,5 V tot 5,25 V) met interne regelaar om 3,3 V en 1,2 V voor de kern te leveren
- Ingangs- en uitgangspennen met een bereik van 5,0 V -10%/+5% (4,5 V tot 5,25 V)
– 35%/65% VDDE CMOS schakelniveaus (met hysteresis)
– Selecteerbare hysteresis
– Selecteerbare zwenksnelheidsregeling
- Nexus-pinnen aangedreven door 3,3 V-voeding
— Ontworpen met EMI-reductietechnieken
- Fasevergrendelde lus
– Frequentiemodulatie van systeemklokfrequentie
- On-chip bypass-capaciteit
– Selecteerbare zwenksnelheid en aandrijfkracht
• Krachtige e200z335 kernprocessor
- 32-bits Power Architecture Book E-programmeursmodel
- Coderingsverbeteringen met variabele lengte
- Maakt het mogelijk om de Power Architecture-instructieset optioneel te coderen in gemengde 16- en 32-bits instructies
– Resultaten in kleinere codegrootte
— Single issue, 32-bits Power Architecture-technologie-compatibele CPU
— In-order uitvoering en pensionering
— Nauwkeurige afhandeling van uitzonderingen
— Filiaalverwerkingseenheid
- Toegewijde opteller voor filiaaladresberekening
– Takversnelling met behulp van Branch Lookahead Instruction Buffer
— Laad/opslageenheid
- Latentietijd van één cyclus
- Volledig gepijpt
- Grote en kleine Endian-ondersteuning
– Verkeerd uitgelijnde toegangsondersteuning
- Geen load-to-use pijplijnbellen
- Tweeëndertig 64-bit registers voor algemene doeleinden (GPR's)
- Geheugenbeheereenheid (MMU) met 16 ingangen volledig associatieve vertaling look-aside buffer (TLB)
— Afzonderlijke instructiebus en laad/opslagbus
- Onderbrekingsondersteuning met vectoren
— Interruptlatentie < 120 ns @ 80 MHz (gemeten vanaf interruptverzoek tot uitvoering van eerste instructie van interrupt-uitzonderingshandler)
