SPC5634MF2MLQ80 32-bits microcontrollers – MCU NXP 32-bits MCU, Power Arch-kern, 1,5 MB flash, 80 MHz, -40/+125 °C, geschikt voor auto's, QFP 144
♠ Productbeschrijving
| Productkenmerk | Attribuutwaarde |
| Fabrikant: | NXP |
| Productcategorie: | 32-bits microcontrollers - MCU |
| RoHS-richtlijn: | Details |
| Serie: | MPC5634M |
| Montagestijl: | SMD/SMT |
| Verpakking/doos: | LQFP-144 |
| Kern: | e200z3 |
| Programmageheugengrootte: | 1,5 MB |
| Data-RAM-grootte: | 94 kB |
| Gegevensbusbreedte: | 32 bit |
| ADC-resolutie: | 2 x 8 bits/10 bits/12 bits |
| Maximale klokfrequentie: | 80 MHz |
| Aantal I/O's: | 80 I/O |
| Voedingsspanning - Min: | 1,14 V |
| Voedingsspanning - Max: | 1,32 V |
| Minimale bedrijfstemperatuur: | - 40 graden Celsius |
| Maximale bedrijfstemperatuur: | + 150 °C |
| Kwalificatie: | AEC-Q100 |
| Verpakking: | Dienblad |
| Analoge voedingsspanning: | 5,25 V |
| Merk: | NXP Halfgeleiders |
| Gegevens-RAM-type: | SRAM |
| I/O-spanning: | 5,25 V |
| Vochtgevoelig: | Ja |
| Product: | MCU |
| Producttype: | 32-bits microcontrollers - MCU |
| Programmageheugentype: | Flash |
| Fabriekspakket Hoeveelheid: | 60 |
| Subcategorie: | Microcontrollers - MCU |
| Watchdog-timers: | Waakhond-timer |
| Onderdeel # Aliassen: | 935311091557 |
| Eenheidsgewicht: | 1,319 gram |
♠ 32-bits microcontrollers - MCU
Deze 32-bits automotive microcontrollers vormen een familie van system-on-chip (SoC)-apparaten met alle functies van de MPC5500-familie en vele nieuwe functies, gecombineerd met hoogwaardige 90 nm CMOS-technologie, voor een aanzienlijke kostenverlaging per functie en een significante prestatieverbetering. De geavanceerde en kostenefficiënte hostprocessorkern van deze automotive controllerfamilie is gebaseerd op Power Architecture®-technologie. Deze familie bevat verbeteringen die de architectuur beter laten aansluiten op embedded toepassingen, inclusief extra instructieondersteuning voor digitale signaalverwerking (DSP), en geïntegreerde technologieën – zoals een verbeterde tijdprocessor, een verbeterde analoog-naar-digitaal-converter met wachtrij, een Controller Area Network en een verbeterd modulair input-outputsysteem – die belangrijk zijn voor de huidige low-end aandrijflijntoepassingen. Deze apparaatfamilie is een volledig compatibele uitbreiding van de MPC5500-familie van Freescale. Het apparaat heeft een geheugenhiërarchie op één niveau, bestaande uit maximaal 94 KB on-chip SRAM en maximaal 1,5 MB intern flashgeheugen. Het apparaat beschikt ook over een externe businterface (EBI) voor 'kalibratie'. Deze externe businterface is ontworpen om de meeste standaardgeheugens te ondersteunen die worden gebruikt in de MPC5xx- en MPC55xx-families.
• Bedrijfsparameters
— Volledig statische werking, 0 MHz– 80 MHz (plus 2% frequentiemodulatie – 82 MHz)
— Werkingsbereik van de junctietemperatuur van –40 ℃ tot 150 ℃
— Laag stroomverbruik ontwerp
– Minder dan 400 mW vermogensverlies (nominaal)
– Ontworpen voor dynamisch energiebeheer van kern- en randapparatuur
– Softwaregestuurde klokpoort van randapparatuur
– Stopmodus met laag stroomverbruik, waarbij alle klokken stilstaan
— Gefabriceerd in een 90 nm-proces
— 1,2 V interne logica
— Enkele voeding met 5,0 V -10％/+5% (4,5 V tot 5,25 V) met interne regelaar om 3,3 V en 1,2 V voor de kern te leveren
— Ingangs- en uitgangspinnen met een bereik van 5,0 V -10％/+5% (4,5 V tot 5,25 V)
– 35%/65% VDDE CMOS-schakelniveaus (met hysterese)
– Selecteerbare hysterese
– Selecteerbare slew rate-regeling
— Nexus-pinnen gevoed door 3,3 V-voeding
— Ontworpen met EMI-reductietechnieken
– Fasevergrendelde lus
– Frequentiemodulatie van de systeemklokfrequentie
– Bypasscapaciteit op de chip
– Selecteerbare slew rate en aandrijfkracht
• Hoogwaardige e200z335-coreprocessor
— 32-bits Power Architecture Boek E programmeursmodel
— Verbeteringen in variabele lengtecodering
– Maakt het mogelijk om de Power Architecture-instructieset optioneel te coderen in een gemengde 16- en 32-bits instructie
– Resulteert in een kleinere codegrootte
— Enkelvoudig probleem, CPU compatibel met 32-bits Power Architecture-technologie
— Uitvoering en afdanking op volgorde
— Nauwkeurige uitzonderingsafhandeling
— Vertakkingsverwerkingseenheid
– Toegewijde berekeningsopteller voor filiaaladressen
– Vertakkingsversnelling met behulp van Branch Lookahead Instructiebuffer
— Laad-/opslageenheid
– Latentie bij één cyclus
– Volledig voorzien van pijpleidingen
– Ondersteuning voor Big en Little Endian
– Ondersteuning voor verkeerd uitgelijnde toegang
– Pijpleidingbubbels met een nulbelasting
— Tweeëndertig 64-bits algemene doelregisters (GPR's)
— Geheugenbeheereenheid (MMU) met een volledig associatieve vertalingsbuffer (TLB) voor 16 items
— Aparte instructiebus en laad-/opslagbus
— Ondersteuning voor vectored interrupts
— Interruptlatentie < 120 ns @ 80 MHz (gemeten van interruptaanvraag tot uitvoering van de eerste instructie van de interruptuitzonderingshandler)
